侵权投诉
订阅
纠错
加入自媒体

如何应对PCB串扰?

2019-03-20 09:26
云创硬见
关注

串扰是指一个信号在传输时,因电磁耦合等原因,对相邻的传输线产生不期望的影响,在被干扰信号表现为被注入了一定的耦合电压和耦合电流。过大的串扰可能引起电路的误触发,导致系统无法正常工作。

【硬见小百科】如何应对PCB串扰

电子产品的发展,朝着小体积、高速度的方向发展,体积减小会导致电路的布局布线密度变大,而信号的频率却在提高,使得串扰高发。PCB的设计、生产中,串扰是一个必须严肃对待的问题。

【硬见小百科】如何应对PCB串扰

那么,我们在设计PCB的时候,应该注意什么呢?

1.线之间的间距尽量大,因为间距越大,电容电感之间的影响就越小,电磁场耦合也会变小。

2.传输线和参考平面间的距离越小越好,这样会使其更紧密地耦合,减少临近线的干扰。

3.如果不同层的信号存在干扰,那么走线时让这两层走线方向垂直,因为相互垂直的线,电场和磁场也是相互垂直的,可以减少相互间的串扰。

【硬见小百科】如何应对PCB串扰

4.尽可能使用介电常数最低的叠层介质材料,这样做可以在给定特性阻抗的情况下,使得信号路径与返回路径间的介质厚度保持最小。

5.如果使用防护布线,尽量达到其所需要的宽度,并用过孔使防护线与返回路径短接。

6.如果信号改变参考平面,则参考平面应尽量靠近信号平面。

以上所有信息仅作为学习交流使用,不作为任何学习和商业标准。若您对文中任何信息有异议,欢迎随时提出,谢谢!

声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

    电子工程 猎头职位 更多
    扫码关注公众号
    OFweek电子工程网
    获取更多精彩内容
    文章纠错
    x
    *文字标题:
    *纠错内容:
    联系邮箱:
    *验 证 码:

    粤公网安备 44030502002758号