硬件电路：AltiumDesigner18规则检查含义
4． Modified Polygon （Allow modified： No）， （Allow shelved： No）
多边形覆铜调整未更新。
这项检查是放置在电源分割、模拟地数字地分割时候，调整了分割范围、边框外形而未更新覆铜。
如下图，正常覆铜后：
而如果手动调整覆铜的外轮廓或者形状，则会有如下的报错：
这个错误还是比较明显能够肉眼察觉，出现此错误时，执行菜单Tools－＞Polygon Pours－＞Repour Selected，对已选择的错误覆铜执行重新覆铜，或者选择Repour All对整个PCB的覆铜区域全部重新覆铜：
5． Width Constraint （Min＝6mil） （Max＝100mil） （Preferred＝6mil） （All）
布线线宽约束。
线宽的约束体现在电源走线是需要考虑电流大小、PCB制板厂的最小线宽工艺，这些需要做最小线宽的约束设置；而有些信号线需要考虑阻抗要求、差分信号要求，或者一些BGA的扇出布线，这些需要做最大线宽的约束设置。
设置方法如下：
对不同类型的网络进行分别设置的好处是，在Layout的时候，调出布线功能是，软件自动匹配规则中的线宽对应当前正在布线的网络。
6． Power Plane Connect Rule（Relief Connect ）（Expansion＝20mil） （Conductor Width＝10mil） （Air Gap＝10mil） （Entries＝4） （All）
电源平面连接规则。
此项检查常用于多层板项目中。主要设置覆铜时候铜皮和焊盘管脚连接方式、距离等参数。
7． Hole Size Constraint （Min＝11．811mil） （Max＝196．85mil） （All）
孔大小约束。这个参数主要是影响到PCB制板厂对钻孔工艺，对于设置太小或者太大的孔，制板厂未必会有这么细的钻头或者这么精准的工艺，同时也未必有太大的钻头，毕竟这是控制精细的东西，不是给毛坯房钻孔装修。
该参数的设置方式如下图：
8． Hole To Hole Clearance （Gap＝10mil） （All），（All）
孔到孔之间的间距约束规则。
有时候元器件的封装有固定孔，而与另一层的元件的固定孔距离太近，从而报错。
如下图中，TF卡座的定位孔与背面的贴片按键固定孔距离太近，出现违反规则的警告：
9． Minimum Solder Mask Sliver （Gap＝5mil） （All），（All）
最小阻焊间隙。
一般的在焊盘周围都会包裹着阻焊层，组焊层存在的目的是生成工艺中，阻焊油、绿油的开窗范围。如下图中的D1两个焊盘，周围的紫色外框就是阻焊层，而与下边一个焊盘的组焊层距离小于9mil，而报警。
最小阻焊间隙的设置如下图：
分享
图片新闻
技术文库
最新活动更多
-
即日-12.26立即报名>>> 【在线会议】村田用于AR/VR设计开发解决方案
-
1月8日火热报名中>> Allegro助力汽车电气化和底盘解决方案优化在线研讨会
-
1月9日立即预约>>> 【直播】ADI电能计量方案：新一代直流表、EV充电器和S级电能表
-
即日-1.14火热报名中>> OFweek2025中国智造CIO在线峰会
-
即日-1.16立即报名>>> 【在线会议】ImSym 开启全流程成像仿真时代
-
即日-1.20限时下载>>> 爱德克（IDEC）设备及工业现场安全解决方案
推荐专题
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论