我们要重点关注关键信号线的走线及环路面积的问题；如下图说明：

PCB与外部产生电磁耦合

磁场： u0＝ 4Л＊10＾－7 感应电压计算：磁场 ＆  电场

V＝S× u0 ×ΔH／Δt

H＝I／（2 × Л ×D  ）

电场：

V＝S× E × FMHZ ／48电场下的频率

我来进行一下实际的数据计算分析：如下图

A．电场问题！参数实例说明

è环路面积＝20cm＾2 测试场电压为30V／m＠150MHZ， 估算感应电压？

V＝0．0020＊30＊150／48

V＝200mV

B．磁场问题！ESD－静电放电的场影响

è环路面积＝2cm＾2  离ESD测试电流（30A）的距离＝50cm ， Δt＝1ns

H＝I／（2 ×Л ×D  ）估算感应电压？

Δt＝1ns ， H＝I／（2×Л×D） ＝30／（2＊ Л ＊0．5）＝10A／m

V＝0．0002＊4＊Л＊10＾－7 ＊ 10／（1＊10＾－9）

V＝2．5V！

结论：

无接地系统对应强干扰环境PCB的布局布线的环路面积是设计的关键！！

电路板PCB干扰－ESD对策分析措施

A．考虑到dv／dt是源头，可以优化金属构件接地性能降低dv／dt，增加金属构件连接处紧固件数量、增加导线数量直径缩短长度、贴膜等有一些作用。

以500V为单位，进行测试，看看敏感放电电压有没有变化，并进行测试分析；

有较大改善则进一步增加措施，直到模拟出实验结果。

B．增加耦合距离减少耦合电容增加耦合阻抗，主要是比较贴近金属构件的导线、过于靠近金属构件的PCB走线。约束导线使之远离金属构件、插入聚四氟乙烯片、插入独立屏蔽保护等可以达到一些效果。

C．分析共模干扰电流的路径，增加敏感线路对共模干扰电流的阻抗，疏导共模干扰电流绕过敏感电路。实际措施一般就是串电阻并电容，电容一端一般连接到最近的地（也有连接到其他地方更好的情况）。

D．增加敏感电路对地共模阻抗降低敏感电路分流的共模干扰电流。

整理一下接口连接线，初步判断哪些对地阻抗比较低。一般来说，电源线对地阻抗比较低，套磁环是一个增加阻抗的方法。有比较多接口及连接线的情况下，增加电源线阻抗并不一定有效，甚至起反作用。

在其它控制／检测连接出线上重复套磁环（小电流线可以考虑用电阻），测试改善效果。（推荐使用这种方法来进行测试和改善！）

重点IC的干扰分析：受干扰的部位已明确到具体的芯片引脚

例如：已知芯片的某个引脚上有信号变化，引起设备误动作。

对策措施

A．加强该引脚抗干扰措施，靠近引脚加对地旁路电容，干扰源阻抗较低的情况下需要串电阻；

B．对瞬态突变的检测信号进行软件滤波。

C．疏通敏感芯片各引脚（或者电路区域的进出线）的对地连接，让干扰电流绕过芯片（敏感电路），主要措施是旁路电容这同时有利于降低引脚的对地阻抗。

在干扰源阻抗比较低的情况下，单独加旁路电容效果不佳，串电阻配合效果好。这是很好而且低成本的措施；注意在设计时就需要考虑到。

D．选用抗干扰性能比较好芯片，是比较有效的措施。

E．对于比较有特征的干扰信号，特别是窄脉冲干扰信号，软件可以比较有效排除，且成本低。

上述措施互不排斥且互补，选择有效且低成本的措施方案改善。

我在进行电子产品实际电路设计中的ESD的设计通用措施：

1、雪崩二极管来进行ESD保护。

这也是设计中经常用到的一种方法，典型做法就是在关键信号线并联一雪崩二极管到地。该法是利用雪崩二极管快速响应并且具有稳定钳位的能力，可以在较短的时间内消耗聚集的高电压进而保护电路板。

2、使用高耐压电容进行电路保护。

该做法通常将高耐压的陶瓷电容或Y电容放置在I／O连接器或者关键信号的位置，同时连接线尽可能的短，以便减小连接线的感抗。若采用了耐压低的电容，会引起电容的损坏而失去保护的作用。

3、采用铁氧磁珠进行电路保护。

铁氧磁珠可以很好的衰减ESD电流，并且还能抑制辐射。当面临着两方面问题时，一个铁氧磁珠会时一个很不错的选择。

4、火花间隙法。

这种方法是在一份材料中看到的，具体做法是在铜皮构成的微带线层使用尖端相互对准的三角铜皮构成，三角铜皮一端连接在信号线，另一个三角铜皮连接地。当有静电时会产生尖端放电进而消耗电能。

5、采用LC滤波器的方法进行保护电路。

LC组成的滤波器可以有效的减小高频静电进入电路。

电感的感抗特性能很好的抑制高频ESD进入电路，而电容有分流了ESD的高频能量到地。同时，该类型的滤波器还可以圆滑信号边缘而较小RF效应，性能方面在信号完整性方面又有了进一步的提高。

6、多层板进行ESD防护。

当成本允许的情况下，选择多层板也是一种有效防止ESD的一种手段。在多层板中，由于有了一个完整的地平面靠近走线，这样可以使ESD更加快捷的耦合到低阻抗平面上，进而保护关键信号的作用。

7、电路板外围留保护带的方法保护法。

这种方法通常是在电路板周围画出不加组焊层的走线。在条件允许的情况下将该走线连接至外壳，同时要注意该走线不能构成一个封闭的环，以免形成环形天线而引入更大的麻烦。

8、采用有钳位二极管的CMOS器件或者TTL器件进行电路的保护。

这种方法是利用了隔离的原理进行电路板的保护，由于这些器件有了钳位二极管的保护，在实际电路设计中减小了设计的复杂度。

9、多采用去耦电容设计。

这些去耦电容要有低的ESL和ESR数值，对于低频的ESD来说，去耦电容减小了环路的面积，由于其ESL的作用使电解质作用减弱，可以更好的滤除高频能量。

我再总结一下；对于电子产品／设备－整机级＆电路板级的堵和导

整机级的系统的堵和导

1、外壳和安装件：金属以及可导电的电镀材料等，属于容易吸引和聚集静电的材料；ESD要求很高的项目要尽可能避免使用这些材料。

2、必须使用导体材料时：结构上要事先预留有效而布局均匀的接地点；一般来说，顶针或者金属弹片的接地效果优于导电泡棉和导电布。

3、无法做接地处理的例如电镀侧键等，需要重点在主板上做特别处理。包括：

（1）增加压敏电阻、TVS或者电容等器件；

（2）预留GND管脚；

（3）板边露铜吸引静电放电；

4、外壳上的金属件，距离器件和走线必须大于3mm以上距离。

5、堆叠上避免器件裸露于孔、缝边；如果无法避免的话，则要在组装上想办法堵；常见的做法有粘贴高温胶带或者防静电胶带等阻隔；所有结构设计需要留有增加隔离片的空间。

电路板级的堵和导

1、增大PCB板材面积，以增加GND面积，增强其中和静电的能力；成本或者差异化的堆叠让我们做小。

2、实在很小的板子，则必须要有至少一层完整的GND层；并且要能够跟电池地脚保持良好的连接；我们常常因为成本无法做到留出完整的地层。

3、很小的电路板，因为电路板的中和电荷能力有限，则要多考虑从整机上堵，少考虑导。

4、器件选择上，要选用高耐压ESD的器件；静电保护器件在选择时需要考虑其容性，避免不合适的容性导致其所保护信号线的信号本身的失效。

5、器件摆放时，容易被ESD影响的器件，尽量罩在屏蔽罩中。

6、屏蔽罩必须保证有效而分布均匀的接地！要较为直接的接到主地上，盲孔直接结合埋孔；要四周分布均匀地接地。

7、对IO口和键盘等容易暴露的部分电路，必须增加静电保护器件。

8、器件摆放上，必须遵守就近释放的原则，ESD保护器件应靠近IO和侧键等摆放；其次是跨在中间路上；避免靠近芯片摆放；这样能够减少ESD脉冲信号进入附近线路的瞬态耦合；虽然没有直接的连接，但是这种二次辐射效应也会让其他部分工作紊乱。

9、Layout走线必须遵守有效保护的原则；走线应该从接口处先走到TVS处，然后才能走到CPU等芯片处；远远地“挂”在信号线上的静电保护器件，会因为引线寄生电感过大而导致保护失效，让保护形同虚设。

10、TVS管的接地脚与主地之间的连接必须尽可能的短，减小接地平面的寄生电感。

11、TVS器件应该尽可能靠近连接器以减少进入附近线路的瞬态耦合。虽然没有到达连接器的直接通路，但这种二次辐射效应也会导致电路板其它部分的工作紊乱。

12、避免在板边走重要的信号线；例如时钟、复位信号。

13、主板上未使用的地方尽可能的铺成地；并且连接到主地上；多铺地减小了信号与地之间的间距，相当于减小信号的回路面积。（该面积越大，所包含的场流量越大，其感应电流也越大）

14、需要注意ESD对地层的直接放电有可能损坏敏感电路。在使用TVS二极管的同时还要使用一个或多个高频旁路电容器，这些电容器放置在易损元件的电源和地之间。旁路电容减少了电荷注入，保持了电源与接地端口的电压差。

15、电源走在主板中间比在板边好；地布局在板中间比板边好。

更多技术设计应用及技术交流；请关注公众号！

《电子产品：静电放电的分析与设计技巧》

如需了解更多应用细节 ＆ EMC相关－6大设计系列：