嵌入式硬件通信接口协议-IIC（二）分层架构设计模拟接口 - OFweek电子工程网

当前位置： OFweek 电子工程网 > 接口/总线/驱动/时钟/开关 > 正文

嵌入式硬件通信接口协议-IIC（二）分层架构设计模拟接口

2019-02-18 10:19

数据输出

如上示例发送一个16进制数据0xDC的时序示意图，最重要的原则是：SCL为低电平时，才可以改变SDA输出数据；SCL为高电平时，必须SDA不抖动不改变。

代码实现的过程，类似于SPI模拟时类似，数据位“踩着”时钟逐bit被输出，每输出一bit就要对数据进行移位“buf ＜＜＝ 1；”，这样在下一个SCL低电平时候输出下一个bit。

完成输出后立即对SDA的IO管脚设为输入模式，即调用iic＿set＿io（iic＿n， 1）；函数来实现。

数据采样

类似于数据发送，逐bit踩着SCL接收。这里的数据采样，就是IIC主机接收来自外设器件发来的数据，最重要的原则是：SCL为低电平时，做延时等待保证SDA数据稳定；SCL为高电平时，读取SDA的IO管脚电平。

应答ACK／NACK

从时序图可以看到，应答位的ACK和NACK区别在于，第9个SCL高电平期间，SDA所呈现的电平状态不同。

从上篇文章我们可以知道，IIC总线的电路连接，一般地SCL和SDA都有上拉电阻Rp，也就是说如果IIC从机设备，由于不存在（硬件未焊接）、出故障（烧坏）或者其他原因，导致没有信号产生的时候，此时SDA会处于NACK的状态，也就是IO管脚电平被上拉电阻拉高了，可以理解为“默认”电平，没有“回应”。

<上一页 1 2 3 下一页>

本地收藏打印推荐给朋友

声明： 本文由入驻维科号的作者撰写，观点仅代表作者本人，不代表OFweek立场。如有侵权或其他问题，请联系举报。

发表评论

共0条评论，0人参与

立即登录即可访问所有OFweek服务

忘记密码

其他方式

请输入评论内容...

请输入评论/评论长度6~500个字

暂无评论

暂无评论

图片新闻

行业报告

最新活动更多

一周热点月点击榜

企业服务广告服务猎头服务薪酬报告

电子工程猎头职位更多

电子工程师广东固特超声股份有限公司

高级软件工程师广东省/深圳市
自动化高级工程师广东省/深圳市
光器件研发工程师福建省/福州市
销售总监（光器件）北京市/海淀区
激光器高级销售经理上海市/虹口区
光器件物理工程师北京市/海淀区
激光研发工程师北京市/昌平区
技术专家广东省/江门市
封装工程师北京市/海淀区
结构工程师广东省/深圳市

扫码关注公众号
OFweek电子工程网
获取更多精彩内容

文章纠错

x

_*文字标题：

_*纠错内容：

联系邮箱：

_*验证码：

看不清，点击换一张

粤公网安备 44030502002758号