侵权投诉
订阅
纠错
加入自媒体

三星官宣X-Cube 3D封装技术:将有效缩小芯片体积

2020-08-24 15:41
Ai芯天下
关注

前言:

近年来摩尔定律增速不断放缓,而新型应用对高效节能芯片的要求越来越强烈,半导体业界正在积极探索解决方案,包括3D封装等技术。

发展技术才是硬道理

作为全球先进芯片生产厂商,三星已经在制程工艺上取得了很大的成功。近日,三星又对外宣布其全新的芯片封装技术X-Cube,称该技术可以使封装完成的芯片拥有更强大的性能以及更高的能效比。目前现有的芯片都是2D平面堆叠的,随着芯片数量的增多,占用的面积越来越大,不利于提高集成度。关于3D芯片封装,就是将芯片从平面堆叠变成了垂直堆叠,类似搭积木那样一层层叠加,减少了芯片面积,提高了集成度。

衡量一个芯片封装技术先进与否的重要指标是:芯片面积与封装面积之比,这个比值越接近1越好,封装时主要考虑的因素:

①芯片面积与封装面积之比,为提高封装效率,尽量接近1:1。

②引脚要尽量短以减少延迟,引脚间的距离尽量远,以保证互不干扰,提高性能。

③基于散热的要求,封装越薄越好。

AI芯天下丨新锐丨三星官宣X-Cube 3D封装技术:将有效缩小芯片体积

先进封装技术受到热捧

目前业界领头羊都在3D封装技术上面努力着,在三星推出X-Cube时,全球主要的三家半导体代工厂均已经拥有3D或2.5D的封装技术了。前有台积电的CoWoS,Intel的Foveros,现在三星也公布了自家的3D封装技术X-Cube。显而易见的是,未来我们买到的电子产品中,使用3D封装技术的芯片比例会越来越高。

台积电的CoWoS封装是一项2.5D封装技术,它可以把多个小芯片封装到一个基板上,这项技术有许多优点,但主要优势是节约空间、增强芯片之间的互联性和功耗降低,AMD的Fury和Vega系列显卡就是使用这一技术把GPU和HBM显存封装在一起的,NVIDIA的高端Tesla计算卡也是用这种封装。

英特尔Foveros3D堆叠封装技术,可以通过在水平布置的芯片之上垂直安置更多面积更小、功能更简单的小芯片来让方案整体具备更完整的功能。官方表示,除了功能性的提升之外,Foveros技术对于产业来说最吸引的地方在于他可以将过去漫长的重新设计、测试、流片过程统统省去,直接将不同IP、不同工艺的各种成熟方案封装在一起,从而大幅降低成本并提升产品上市速度。

AI芯天下丨新锐丨三星官宣X-Cube 3D封装技术:将有效缩小芯片体积

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

电子工程 猎头职位 更多
扫码关注公众号
OFweek电子工程网
获取更多精彩内容
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号