GAA是FinFET进化的必由之路

为了继续缩小芯片尺寸,需要GAA-FET。当FinFET中的鳍片宽度接近5nm时,沟道宽度的变化可能导致不期望的变化和迁移率损失。GAA-FET可以绕过这个问题,是一个很有前途的未来晶体管候选者。GAA-FET基本上是一个硅纳米线(nanowire),其栅极从四面与沟道接触。就静电学而言它被认为是一种终极CMOS器件。在某些情况下,GAA-FET沟道中可能需要InGaAs或其他III-V材料。

GAA-FET具有更好的性能、更低的功率和更低的泄漏,当FinFET精疲力竭时,在3nm以下就需要它了。GAA和FinFET不同,是一种经过改进的晶体管结构,对于晶体管的持续扩展至关重要。在3nm,GAA的一个关键特性是阈值电压可以达到0．3V。与3nm FinFET相比,其开关待机功耗更低。

平面晶体管、FinFET和GAA-FET

尽管这些新型晶体管被认为是FinFET的一个进化步骤,而且已经研究了多年,但任何新的晶体管类型或材料对芯片行业来说都是一项艰巨的任务,也涉及到一些成本和上市时间风险。就像从平面到FinFET的转变一样,从FinFET到GAA的转变可能举步维艰。挑战包括:

·

3nm GAA的产品设计成本与3nm FET不相上下,但GAA的IP认证成本可能是3nm FinFET的1．5倍。

优化垂直侧壁上的器件很困难。由于要进行约5nm凹蚀,没有视线,也没有蚀刻终止层,控制内隔离层侧壁蚀刻的工艺变化非常困难,相当于无网走钢丝。

蚀刻工艺难度加大,对于平面器件来说,采用各向同性(共形)工艺与各向异性(定向)工艺时比较容易。对于FinFET来说,这有点棘手;对于GAA,这个问题变得非常棘手;在某些地方需要各向同性,比如在纳米线/纳米片下面蚀刻,另一些地方则需要各向异性。

GAA晶体管需要单独的纳米片尺寸控制计量。通过超晶格形成鳍片需要对厚度、成分和硅片的厚度进行单独的层控制。

内隔离层模块是定义最终晶体管特性的关键,而模块的控制对于最小化晶体管的可变性至关重要。在内隔离层成型的每个步骤中,精确控制缩进和最终隔离层凹陷的形状和CD(关键尺寸)对确保正确的器件性能至关重要。

纳米线和纳米片

纳米片FET应运而生

研发中的GAA架构有几种类型,供应商主要关注的是纳米片FET。基本上,纳米片FET是一个侧面有栅极包裹的FinFET,能较低的功率实现更高性能的芯片。

水平GAA架构的几种类型

纳米片FET是2017年IBM研究院提出的。与横向纳米线FET类似,纳米片FET使用更宽和更厚的线(片)来改进的静电特性和驱动电流。该工艺仍处于研发阶段,但与GAA-FET一样,它也是个位数纳米工艺节点晶体管的竞争者之一。

纳米片FET由几个组件构成,早期的GAA器件将使用垂直堆叠的纳米片,形成多个允许电子流过晶体管的沟道,四周由栅极材料包围。Leti 2020年首次演示了七层纳米片FET,它比通常的两层堆叠纳米片GAA晶体管性能改善了3倍。

高而直的(SiGe/Si)鳍片(15nm≤W≤85nm)七层GAA纳米片晶体管

在纳米片FET中,每个微小的片组成一个沟道。第一代纳米片FET将采用硅基沟道材料,用于pFET和nFET器件。第二代纳米片将使用高迁移率材料来制作pFET,nFET继续使用硅。这些材料使沟道中的电子移动得更快,提高了器件性能。高迁移率沟道并不是新东西,已经在晶体管中用了很多年。但这些材料对纳米片的集成提出了一些挑战。

表面上看,3nm FinFET和纳米片FET之间的扩展优势似乎微乎其微。最初,后者有44nm CPP(接触栅间距)和12nm栅极长度。但纳米片的优点在于:

FinFET器件宽度被量化,而对于纳米片,IC厂商可以改变晶体管中片材的宽度。例如,更宽的纳米片可以提供更大的驱动电流和性能。当然,窄纳米片的驱动电流较小,所占面积也小。

GAA架构改善了短沟道控制,进一步扩展了栅极长度,而叠层纳米片则提高了单位空间的驱动强度。

除了技术上的优势,纳米片FET也给客户提供了更多的选择。

在制造方面,纳米片FET的工艺流程包括:

首先是在衬底上形成超晶格结构,用外延设备在衬底上沉积交互SiGe(硅锗)和硅层。一个堆栈至少由三层SiGe和三层硅组成。

第二步是在超晶格结构中显影(develop)微小的垂直鳍片。每个鳍片之间都有一定空间。

在代工厂流程中,使用极紫外(EUV)光刻技术对鳍片进行图案化,然后进行蚀刻处理。

形成源极-漏极,接着是沟道释放工艺,使用蚀刻工艺去除超晶格结构中的SiGe层,剩下硅基层或片材,即沟道。

叠层纳米片FET的工艺流程

在这些工艺流程中,可能出现具有挑战性的埋藏缺陷类型,例如纳米片之间的残留物、纳米片的损坏或纳米片本身相邻的源-漏区的选择性损坏;沟道释放需要单独控制片材高度、拐角侵蚀和沟道弯曲等。

事实上,转移到任何新的晶体管技术都是具有挑战性的,代工厂一直在尽可能地推迟这一行动,推出时间表因代工厂而异。

三星显然是3nm GAA的领导者,目前,其使用的是7nm和5nm FinFET工艺。2017年,三星称将推出4nm的所谓多桥沟道FET(MBCFET),其本质上就是纳米片FET。之后三星又表示计划在2022/2023年推出全球首款3nm纳米片FET。

台积电正在把FinFET扩展到3nm,并将在2024/2025年迁移到2nm纳米片FET;它也表示将继续使用当前的FinFET,旨在利用其出色的营销技巧,让许多大客户使用其3nm FinFET技术实现设计。

英特尔和其他公司也在研究纳米片。英特尔透露正在研究采用沟道优先工艺,以及应变SiGe沟道材料的纳米片;IBM则在开发一种类似的SiGe纳米片,使用不同的沟道工艺;其他沟道材料正在研发中。

不管怎样,开发5nm/3nm及以后芯片的成本是天文数字。因此,客户正在寻找替代品,如先进封装。

Intel? Core? 处理器采用3D堆叠技术Foveros,利用小型物理封装显著减小了电路板尺寸,在性能和能效之间实现了最佳平衡。