侵权投诉
订阅
纠错
加入自媒体

3nm以下工艺举步维艰,纳米片FET应运而生

高迁移率沟道材料的应变挑战

上面说过,第二代纳米片可能会使用高迁移率材料。从FinFET到纳米片,电子迁移率有了很大的提高(对于nFET),问题是pFET空穴迁移率降低了,这也需要解决。换句话说,代工厂需要改善纳米片pFET的性能。因此,代工厂正在开发改进pFET的第二代纳米片FET。第二代纳米片将继续使用硅基沟道来实现nFET,因为其性能已经足够。

为了改进pFET,代工厂正在研究高迁移率沟道材料。领先的材料竞争者是SiGe,尽管III-V材料、锗和其他技术也在研发中。应变SiGe由于其优越的空穴迁移率和成熟的大规模生产工艺,正在成为替代硅的一种很有前途的pFET沟道。

为了将这些材料集成到器件中,代工厂在实施所谓的应变工程工艺。应变是一种施加在硅上以提高电子迁移率应力的方法。应变工程并不新鲜。多年来,应变工程一直是CMOS技术的关键技术之一,代工厂一直在沟道中使用SiGe合金压力源来提高载流子移动性。从90nm节点开始,源极-漏极外延生长诱导应变一直在帮助提升沟道迁移率,FinFET也不例外。

挑战一环套着一环。在下一代GAA晶体管中引入应变SiGe沟道材料又增加了一些新的挑战。采用新型沟道材料的纳米片面临的最大挑战是确保材料均匀性和结构完整性,同时让新型沟道材料与下游工艺兼容。

有几种方法可以开发SiGe pFET沟道,包括沟道优先和沟道最后工艺。在传统纳米片工艺中,沟道形成发生在早期或第一阶段,即沟道优先工艺。

英特尔的工艺是从300毫米衬底开始。在衬底上生长SiGe基SRB(应变松弛缓冲)层。然后,在SRB层上生长压缩Si0.4Ge0.6和拉伸硅的交互层。这创建了一个超晶格结构,形成了pFET的SiGe沟道的基础。其研究证明了一种埋置Si0.7Ge0.3 SRB全局应力源在Si0.4Ge0.6 pFET纳米片中诱导压缩应变,可以增强空穴传输。

其他厂商则采取了不同的方法。例如,IBM的纳米片pFET使用沟道最后工艺形成应变SiGe沟道。使用这种方法,pFET纳米片的峰值空穴迁移率提高了100%,相应的沟道电阻降低了40%,同时保持低于70mV/dec的亚阈值斜率。

IBM纳米片pFET沟道横截面STEM和EDX图

具体讲,IBM是在沟道释放之后显影SiGe沟道。在沟道释放之后,硅纳米片进行水平和垂直修整。然后,在硅纳米片上包裹一层SiGe选择性包裹层,称为SiGe包层。最终结构是SiGe包层和薄的硅纳米片核心。通过将载流子限制在SiGe包层内,可以改善应变SiGe沟道层中的载流子迁移率。

IBM是在工艺后期开发SiGe沟道,而不是在一开始。因为早期开始SiGe生长外延并不是有效的应变,还带来了集成工艺的复杂性和成本。新技术使SiGe层中的应变得以保存。这是因为该工艺基于SiGe后外延(epitaxy-last)方案,这对于提高性能至关重要。

没有万全之策

没有一种技术能够满足所有的需求。FinFET几乎走到了尽头,接棒的GAA-FET在制造方面的挑战屡见不鲜,而且成本太高,有多少代工厂能负担得起尚不可知。不过,幸运的是,这并不是唯一的选择。围点打援似乎也是可以接受的选择:纳米片、先进封装和新的器件架构,可以肯定都将有助于行业赶上摩尔定律的脚步。

<上一页  1  2  3  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

电子工程 猎头职位 更多
扫码关注公众号
OFweek电子工程网
获取更多精彩内容
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号