暗流涌动晶圆市场强者生存

2017-12-06 07:05

目前市面上使用的芯片大多只是10nm制程，而在更小的制程中，已经又掀起了一番腥风血雨。由于制程不断微缩，传统的微影技术已经达到极限，无法解决更精密的曝光显像需求，只有改用保障更短的EUV（极紫外光刻），才能准确刻录电路图。

而在下一代晶圆代工之中，7nm制程预计台积电将会胜出。而在今年，被三星营收上超越，被台积电7nm制程盖过风头以及关于摩尔定律失效的声音甚嚣尘上，这也让原来的半导体制程霸主级存在Intel有些坐不住了。

晶圆领域 激流勇进

就在今年9月19日，沉寂多时的Intel在北京开展了一场有关制程工艺以及晶圆代工的展示活动，试图用数据向外界证明在半导体领域中，谁才是真正的王者。甚至在嘉宾演讲的PPT上，都出现了台积电以及三星的名字，这在以前是非常罕见的，不过这也证明另外两家企业已经给了Intel足够的威胁感。

随着AI、大数据、IoT等应用产品的爆发式发展，先进工艺芯片的需求量也在增加，而现在全球市场能够提供先进制程的晶圆厂寥寥无几，主要以Intel、三星、台积电为代表，并且先进工艺的代工利润率也是非常可观的，所以这三位玩家显然不会在这个领域中轻易退出。

以主流先进制程的竞争来说，在2017年上半年，台积电10nm就已经开始放量增长，而在9月11日台积电在官网宣布联手ARM、Xilinx等公司发布全球首个基于7nm工艺的芯片，并将在2018年正式量产。并且据台媒报道，台积电的5nm将会在2019年进行风险试产阶段。

细微之处 各有所长

而在5nm以下的制程，EUV则是必备工具，三星在明年生产7nm时，将会率先采用EUV，这也让三星能够提前适应EUV，有望加快发展速度。相较之下，台积电的第一代7nm制程将仍然采用传统的浸润式微影技术，第二代才会使用EUV。

三星电子也表示，除了在2017年进行8nmLPP（Low Power Plus低功耗加强版）制程进行风险试产外，还将在2018年推出7nm，同时三星也表示2019年将陆续推出5、6nm制程，而在2020年将投产4nm并导入环绕式闸级架构。

虽然目前台积电由于率先进行7nm的生产先人一步，但由于三星准备提前使用EUV技术，后续发展谁将领先，犹未可知。与此同时，AMD今年推出的Ryzen处理器更是使用了由格罗方德提供的的14nm LPP工艺。

因此，如今Intel的处境已是群狼环饲，所有的竞争对手都在奋力追赶。不过面对这样的局面，Intel也在当时大会上给出了PTT显示，目前Intel的10nm制程依然遥遥领先于三星以及台积电。

以10nm制程为例，Intel产品的最小栅极间距从70nm缩小至54nm，且最小金属间距从52nm缩小至36nm。尺寸的缩小使得逻辑晶体管密度可达到每平方毫米1.008亿个晶体管，是之前Intel14nm制程的2.7倍，大约是业界其他10nm制程的2倍。

据Intel方面透露，在2015年有7套EUV系统，现在有14套，其中分别为8套NXE3300B系统和6套NXE3350B系统。不过Intel目前也表示，光刻胶暂时还不会引入EUV。

声明： 本网站所刊载信息，不代表OFweek观点。刊用本站稿件，务经书面授权。未经授权禁止转载、摘编、复制、翻译及建立镜像，违者将依法追究法律责任。

共0条评论，0人参与

登录登录即可访问所有OFweek服务

请输入评论内容...

请输入评论/评论长度6~500个字

暂无评论

图片新闻

行业报告