从EDA角度来看,当前挑战主要来自三个方面:一是新工艺节点不断涌现带来的物理验证和可测性设计(Design-for-Test)方面的挑战;二是不断攀升的设计规模导致的高阶综合(High Level Synthesis)、功能验证和物理验证等运行时长(Runtime)过长的问题;三是从片上系统(SoC)到系统堆叠(System of System)带来的设计方法学和验证方法学的革命性变化。

文︱王树一

图︱Siemens EDA

“多即是好,大即是美”在集成电路行业永不过时。虽然和竞争对手比的时候常常是比小,谁的面积更小、谁的功耗更低;但比大才是主流,才更吸引眼球,比谁集成的晶体管数量更多,谁的功能更多,谁的性能更强大。和自己上一代产品相比,也是比大,有没有和上一代产品比小的?面积更小?功耗更低?那只是降成本的半代产品,体面的公司都不这么比。

市场上,大芯片追求高集成度的竞赛还在持续,虽然晶圆制造工艺接近物理极限,但在各方努力之下,十年内半导体工艺发展路线已经非常清晰,晶体管尺寸微缩技术还能向前发展,芯片集成规模还能增加,意味着芯片开发与生产生态中各环节要解决的难题越来越多。

三个挑战

Siemens EDA全球副总裁兼中国区总经理凌琳告诉探索科技(ID:techsugar),从EDA角度来看,当前挑战主要来自三个方面:一是新工艺节点不断涌现带来的物理验证和可测性设计(Design-for-Test)方面的挑战;二是不断攀升的设计规模导致的高阶综合(High Level Synthesis)、功能验证和物理验证等运行时长(Runtime)过长的问题;三是从片上系统(SoC)到系统堆叠(System of System)带来的设计方法学和验证方法学的革命性变化。

工艺换代导致芯片设计复杂度上升

每一次晶圆制造工艺升级换代,半导体晶体管的特性都会受到影响。例如,金属寄生效应和加工应力对晶体管的影响在不同代工艺之间会有差异,光刻和化学机械抛光(CMP)等环节对器件可制造的影响也不同,新的器件特性和更大的系统复杂性,给物理验证和可测性设计增加了很多难度,往往需要新的设计约束和设计规范,乃至新开发流程和新工具。

这些新的、更严格的约束与设计规范通常会大幅增加设计、综合与仿真验证的计算量,增加新节点芯片从产品定义到流片量产所需时间,因此SoC开发需要更多的硬件开发平台与更新的工具链,从而增加成本。

而每一代产品的工作量增长,并不仅局限于计算,在向更先进工艺节点迁移时,随着设计复杂度指数型增长,所需模拟与数字设计人员数量也要增加,而模拟与混合信号IP在迁移到新工艺时工作量更大,根据Siemens EDA在2018年的一份白皮书中的统计数据,过去5年中节点迁移所需的IP开发工程师数量增加了50%。

两个对策

三大挑战对EDA的诉求,都可以归结到如何提高开发与生产效率上。

凌琳表示,在“后摩尔定律”时代,为应对挑战,EDA厂商首先应该重视基于机器学习的设计方法学。人工智能和机器学习为EDA厂商打破效率瓶颈提供了有效的武器。例如,在计算光刻中,Siemens EDA的软件采用了机器学习,能用3倍的速度以纳米级的准确度来预测OPC(Optical Proximity Correction,光学邻近效应校正)输出,在LFD制造中,还能预测产量限制因素和制定设计准则。在深度数据分析中使用机器学习以后,Siemens EDA的Solide软件能进行变化性可感知的设计和特征提取,而在由诊断驱动的产量分析中,基于机器学习的软件YieldInsight则可以大大提高客户FinFET设计的良率分析能力。

另外一个重要的方向是“上云“。Siemens EDA对EDA上云非常重视,制定了云使用指导原则,并提出了在云上运行Calibre操作的最佳实践。为了制定和测试这些指导原则与实践,Siemens EDA与AMD微软Azure 联合开展了一个项目,通过采用运行在 Azure 公共云上的 AMD EPYC 服务器,验证了“云上Calibre” 平台的强大能力。AMD工程师使用Siemens EDA经 TSMC认证的Calibre nmDRC软件平台,在约8 小时内就完成了对其最大的7纳米芯片设计的物理验证,该设计包含130亿个晶体管。数据表明,利用Siemens EDA云设计方法学,7纳米芯片量产设计的物理验证周期可以缩短为原来的2．5分之一。

验证与仿真加速

实际上,Calibre一向是Siemens EDA应对物理验证和可制造设计(DFM)挑战的利器,该工具能提供完成的IC验证和DFM优化功能,满足所有签核(sign-off)要求,可加快设计从创建到制造的过程,最近推出的Calibre DRC/LVS Recon,可以把布局布线时的DRC/LVS物理验证速度提高30倍。

随着工艺升级,芯片开发工作中验证工作量上升显著。当前,大型SoC项目数字工程师设计与验证比例通常为1:2,甚至1:3,即需要两倍或三倍于设计人员的人力投入到验证开发工作中。凌琳指出,验证解决方案就是要提供最高的验证吞吐量和覆盖率,使客户能够开发业界最复杂的设计。除了物理验证工具,Siemens EDA在硬件辅助系统、数模混合验证以及单元库和IP验证方面有完整的解决方案。凌琳说:“我们的验证解决方案致力于解决集成电路开发团队在仿真加速、数模混合设计仿真等方面临的急迫挑战。”