侵权投诉
订阅
纠错
加入自媒体

2019 IEDM:IBM和Leti

2020-08-24 10:53
半导体百科
关注

Leti

在我的Leti访谈中,我们讨论了他们与IBM的合作论文,“ Imaging, Modeling and Engineering of Strainin Gate-All-Around Nanosheet Transistors ”。在这项工作中,他们再次专注于纳米片/纳米线,他们使用透射电子显微镜(TEM)成像来成像晶格常数并测量应变。这种技术可以使应变在原子尺度上可视化。

图3展示了他们对结构所做的初始建模,模型预测的结构会承受轻微的拉伸应力。

图3.纳米片应变建模,图像由Leti提供。

他们在对沟道成像时发现的是,层间介电层(ILD)对沟道施加了压缩应力,这与建模时所期望的拉应力相反。您可以调节来自栅极堆叠和接触的应力,Leti在管理应力方面拥有很多专业知识,并且可以使用此技术校准模型。图4说明了结果。

图4.沟道应变的TEM图像,图像由Leti提供。

此处使用的应力测量技术是由Leti开发的,并使用了一系列专业技术使其更加精确和敏感。他们还发现,当您沉积非晶伪栅极后将其重结晶为多晶硅时,体积减小会产生凹穴和拉伸应变。

总结

IBM和Leti在IEDM上发表的关于Nanosheet的工作进展:改进蚀刻工艺,基于偶极子的Vt控制,在叠层下引入介电层降低寄生电容以及对纳米片叠层中应力的理解,以使Nanosheet架构朝着量产迈进。应力会影响载流子迁移率,进而影响器件性能,因此也是未来工艺优化的关键。

<上一页  1  2  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

    电子工程 猎头职位 更多
    扫码关注公众号
    OFweek电子工程网
    获取更多精彩内容
    文章纠错
    x
    *文字标题:
    *纠错内容:
    联系邮箱:
    *验 证 码:

    粤公网安备 44030502002758号