近日,ASML中国官方在一篇微信推送内容中表示“创新,让摩尔定律重焕光彩”。该推文中有一句话让人印象颇深,ASML表示:在元件方面,目前的技术创新足够将芯片的制程推进至至少1nm节点,其中包括gate-all-around FETs,nanosheet FETs,forksheet FETs,以及complementary FETs等诸多前瞻技术。

此外,光刻系统分辨率的改进(预计每6年左右缩小2倍)和边缘放置误差(EPE)对精度的衡量也将进一步推动芯片尺寸缩小。从整个行业的发展路线来看,未来十年甚至更长时间内,技术创新将使摩尔定律继续生效。

不过1nm虽然目前还未实现商用,但确实不是各大芯片厂商的重点,纳米时代结束后,将会进入埃米时代,台积电、Intel等都制定了雄心勃勃的埃米工艺早期路线图,为下一个时代做准备。

突破物理极限的1nm工艺,到底有没有可能实现?

众所周知,摩尔定律的基本内容为:集成电路上可以容纳的晶体管数目在大约每经过18个月便会增加一倍。该定律是由CPU芯片制造巨头英特尔的创始人之一戈登-摩尔根据自己在芯片领域积累的经验,以及推测所得出的。

归纳起来,“摩尔定律”主要有3种“版本”:1、集成电路芯片上所集成的电路的数目,每隔18个月就翻一番;2、微处理器的性能每隔18个月提高一倍,而价格下降一半;3、用一美元所能买到的计算机性能,每隔18个月翻两番。

以上几种说法中,以第一种说法最为普遍,第二、三两种说法涉及价格因素,其实质是一样的。三种说法虽然各有千秋,但在一点上是共同的,即“翻番”的周期都是18个月,至于“翻一番”(或两番)的是“集成电路芯片上所集成的电路的数目”是整个“计算机的性能”,还是“一美元所能买到的性能”就见仁见智了。

在过去数年间,半导体行业发展一直遵循摩尔定律的体现,光刻技术的进步使得制作出更小尺寸芯片成为现实,芯片制造商可以在同样大小的晶圆上封装更多的晶体管,使芯片性能得以增强,同时保持低廉成本。但通过制造更小的尺寸来提高芯片性能只是其中一种方法。这些年来半导体行业还通过元件和电路的巧妙设计——用于制造晶体管的材料和结构的创新——提升了芯片性能。这种方法被称为“设计缩放”。例如,使用 “低介电常数材质”等材料可以改善晶体管的电气性能。同时,业界还引入FinFETs技术,将晶体管的栅极由平面结构改成立体结构,以克服传统晶体管的尺寸限制。

当前最为成熟的芯片制程,正保持在5nm工艺附近,曾有专业人士预言在这个工艺的时候就会发生量子隧穿,简单来说就是电子无法保证能稳定在电路里运行,很有可能跑出去,而这个是物理规则,随着工艺越小,量子效应就越明显,而当时普遍认为是5nm是终点。

但很明显5nm已经成功商用量产了,台积电、三星等大厂,已经开始朝着更尖端的3nm工艺进军,但这依旧不是人们探索的终点。那么1nm工艺到底有没有可能实现呢?笔者注意到,在2021年上半年,IBM就宣布全球首发2nm工艺,使用了GAA环绕栅极晶体管技术,密度可达3.33亿晶体管/平方毫米,几乎是台积电5nm的两倍,也比外界预估台积电3nm工艺的2.9晶体管/平方毫米要高,指甲盖大小的芯片就有500亿晶体管。

(IBM 2nm工艺技术资料)

性能方面,IBM表示他们的2nm工艺在同样的电力消耗下,其性能比当前7nm高出45%,输出同样性能则减少75%的功耗。IBM的2nm工艺的纳米片为3层堆栈,高度75nm,宽度40nm,栅极长12nm,纳米片高度5nm。

在半年之后举办的IEDM 2021电子大会上,IBM再一次在先进制程方面带来了新进展,和三星共同发布了垂直传输场效应晶体管(VTFET)。

VTFET技术厉害之处在于,它将晶体管以垂直方式堆叠,并且让电流也改以垂直方式流通,借此让晶体管数量密度再次提高之外,更大幅提高电源使用效率,并且突破目前在1nm制程设计面临瓶颈。与传统水平堆叠晶体管的设计相比,场效应晶体管的垂直传输将增加晶体管数量堆叠的密度,将计算速度提高两倍,并且通过允许电流垂直流动,还可以降低85%的功率损耗(性能和耐力不能同时结合)。

VTFET技术的出现,可以说是打破1nm工艺的瓶颈,除了可以做到1nm,甚至还能突破1nm的极限,进入更微小的埃米时代。

那么目前工艺技术最先进的台积电,又进展到哪一步了呢?根据台积电的规划,量产5nm工艺之后,将在2022年量产3nm工艺,2nm工艺已经在研发中了,预计2024年问世。对于1nm工艺,台积电研发负责人、技术研究副总经理黄汉森曾在Hotchips会议上表示,他认为到了2050年晶体管来到氢原子尺度,即0.1nm。关于未来的技术路线,黄汉森认为像碳纳米管(1.2nm尺度)、二维层状材料等可以将晶体管变得更快、更迷你;同时,相变内存(PRAM)、旋转力矩转移随机存取内存(STT-RAM)等会直接和处理器封装在一起,缩小体积,加快数据传递速度;此外还有3D堆叠封装技术。

当然,目前引起很多人争议的是,研发1nm芯片到底有没有必要呢?如果从性能的角度考虑,真等到1nm芯片问世的时候,即使性能提升很多,也难保不会出现因为过于密集的晶体管布局导致发热、功耗等问题的出现。