芯片尺寸封装 CSP（ChipScale Package）是指封装外壳的尺寸不超过裸芯片尺寸1．2倍的一种先进封装形式，优点集中体现在：封装密度高、电学性能优良、散热性能优良、测试和筛选容易

倒装封装技术 FC（Flip－chip）通过芯片上呈陈列排布的凸点实现贴装与引线键合工序的合二为一。由于与常规封装中芯片的放置方向相反，故而称为倒装，主要优点：高密度I／O数、电性能优异、散热良好

WLP（晶圆级封装）是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致，具备两大优势：1）将芯片 I／O 分布在 IC 芯片的整个表面，使得芯片尺寸达到微型化极限。2）直接在晶圆片上对众多芯片封装、老化、测试，从而减少常规工艺流程，提高封装效率

WLP又经历了从Fan－in WLP（WLCSP）向Fan－out WLP（FOWLP）的演进，Fan－in WLP是在 wafer 未进行切片前对 wafer 进行封装，之后再进行切片分割，完成后的封装大小和芯片尺寸接近

Fan－Out WLP技术是先将芯片作切割分离，将芯片重新布局到一块人工晶圆上，然后将芯片正面朝下黏于载具（Carrier）上，并且芯片间距要符合电路设计的节距（Pitch）规格，接着进行封胶（Molding）后形成面板（Panel），后续将封胶面板与载具分离，可实现在芯片范围外延伸RD以容纳更多的I／O数

第四阶段：21世纪，微电子封装技术堆叠式封装时代

在封装观念上发生了革命性的变化，从原来的封装元件概念演变成封装系统，包括 SoC（System On Chip）、SiP（System In Packet）等

SoC（System On Chip）是将原本不同功能的 IC，整合在一颗芯片中，不单可以缩小体积，还可以缩小不同 IC 间的距离，提升芯片的计算速度，制作方法是在 IC 设计阶段时，将各个不同的 IC 放在一起，再透过先前介绍的设计流程，制作成一张光罩

系统级封装SiP（System in Package）将多种功能芯片，包括处理器、存储器等多功能芯片进行并排或叠加，集成在一个封装内，从而用一块“芯片”实现一个基本完整的功能，相比 SoC，SiP有以下两个优点，SiP 技术集成度更高，但研发周期反而更短，还能解决异质（ Si，GaAs）集成问题，技术路线为2D 封装（MCM等）→3D 封装（TSV等），下面详细介绍

2D 封装 MCM（多芯片组件）将多块半导体裸芯片组装在一块布线基板上，省去了IC的封装材料和工艺，大幅提高电路连线密度、“轻、薄、短、小”、可靠度提升

3D封装相当于让芯片在纵向上有了一个扩展，把平房变成高楼，就可以在土地面积不变的情况下塞下更多的人，可以大幅度缩小尺寸、减轻重量、功耗等，技术路线为FC（引线倒装键合）→POP（封装体堆叠）→TSV（硅通孔）

引线和倒装（FC）键合式3D封装是第一代3D封装形式

POP（package onpackage）是在底部元器件上再放置元器件

硅通孔TSV（ThroughSilicon Via）是一种实现Die（晶粒）与Die垂直互连的技术，在芯片间或晶圆间制作垂直通道，实现芯片间垂直互联，连线长度缩短到芯片厚度，传输距离减少到千分之一，可以显著减小RC延迟，提高计算速度；显著降低噪声、能耗和成本，按照在芯片上钻孔顺序的先后可分为ViaFirst、Via Middle和ViaLast