Verilog
Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都查看详情>是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
-
Emacs的verilog-mode介绍
RTL顶层自动连线听说过吗？想学吗？我们今天就来介绍自动连线的神器——emacs verilog－mode。emacs是什么？江湖流传版：传说中神的编辑器。维基百科版：Emacs（Editor MAC
相关标签
换一批
最新活动更多 >
-
11月起立即报名>> 光电类专业2025年秋季空中双选会
-
即日-12.26立即报名>>> 【在线会议】村田用于AR/VR设计开发解决方案
-
即日-12.27点击申报>> 维科杯·OFweek 2024（第三届）储能行业年度评选
-
即日-12.27立即参评>> 维科杯·OFweek 2024锂电行业年度评选
-
企业参编中立即参编>> 前沿洞察·2025中国新型储能应用蓝皮书
-
即日-12.30点击申报>> 【限时免费】OFweek 2025储能行业榜单
最新招聘
更多
