Verilog
Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都查看详情>是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
-
Emacs的verilog-mode介绍
RTL顶层自动连线听说过吗？想学吗？我们今天就来介绍自动连线的神器——emacs verilog－mode。emacs是什么？江湖流传版：传说中神的编辑器。维基百科版：Emacs（Editor MAC
相关标签
换一批
最新活动更多 >
-
4月1日立即下载>> 【村田汽车】汽车E/E架构革新中，新智能座舱挑战的解决方案
-
4日10日立即报名>> OFweek 2025（第十四届）中国机器人产业大会
-
即日-4.22立即报名>> 【在线会议】汽车腐蚀及防护的多物理场仿真
-
4月23日立即报名>> 【在线会议】研华嵌入式核心优势，以Edge AI驱动机器视觉升级
-
4月25日立即报名>> 【线下论坛】新唐科技2025新品发布会
-
限时免费试用立即申请>> 东集技术AI工业扫描枪&A10DPM工业数据采集终端
最新招聘
更多
维科号
我要发文 >
