技术分析:时钟有回沟,还有救吗?
作者:姜杰
信号回沟,即波形边缘的非单调性,是时钟的大忌,尤其是出现在信号的门限电平范围内时,由于容易导致误触发,更是凶险无比。所以当客户测试发现时钟信号回沟,抱着一心改板的沉痛心情找到高速先生时,高速先生丝毫不敢大意,一番分析确认之后,给出的答复却让客户喜出望外:测试点的时钟回沟是真实存在的,但是芯片得到的时钟信号质量却没有问题,简而言之,单板的时钟信号没问题,可以放心使用。
其实,高速先生刚拿到单板时心里也没底,因为时钟信号频率并不算低,有400MHz,而且针对5路时钟信号的设计查板也并未发现异常。
仿真初始阶段,为了确认模型的准确性,首先对客户提供的测试点上的波形进行了仿真拟合,以C0通道时钟为例,仿真波形的回沟如约而至,与测试波形的延时、回沟的位置基本一致,说明仿真建模没有问题,看到这样的结果,客户的心开始下沉:回沟得到了仿真验证,这回没得救了。
高速先生感觉可以再抢救一把,因为最关键的芯片DIE上的时钟波形还没看到,还有一线生机。怀着忐忑的心情,高速先生按下了“Simulation”键,随着DIE上的波形在屏幕上渐次展开,高速先生松了口气,芯片上的时钟回沟神奇的消失了!
看到这样的结果,客户既喜且疑,喜的是芯片上的时钟信号正常,疑的是测试点明明就在芯片背面的过孔处,为何测试得到的时钟波形会与芯片DIE上的天差地别?
测试最尴尬的莫过于“所测非所得”,出现这种情况,很多时候与测试点的位置选择有关,比如本案例:看起来芯片背面的过孔似乎距离芯片最近,最能反映芯片接收信号的真实情况,其实不然,我们最终需要关注的是芯片DIE上的信号,而芯片的DIE与PIN之间还隔着千山万水——芯片内部封装布线,尤其是封装较大的BGA芯片,封装布线的影响更加明显,这也是很多芯片会提供封装补偿(Pin-delay)的原因。
现在再来解释芯片背面测试点的波形为何与DIE上的情况相差甚远,信号的拓扑图可以让我们一目了然。
答案就是:实际测试点与芯片DIE之间的走线(本案例中,主要是指封装布线)上的反射,导致了该点的时钟信号回沟,在DIE上的理想测试点的波形则不存在这个问题。而客户提供FPGA相应的时钟信号Pin-delay数据与PIN-DIE之间的仿真延时基本吻合,也从侧面印证了封装布线的影响。对比其它四路时钟,情况也基本类似。
通过后期与客户的沟通确认,单板在最终的功能调试中也并未出现问题,喜大普奔。
图片新闻
最新活动更多
-
即日-11.13立即报名>>> 【在线会议】多物理场仿真助跑新能源汽车
-
11月28日立即报名>>> 2024工程师系列—工业电子技术在线会议
-
11月29日立即预约>> 【上海线下】设计,易如反掌—Creo 11发布巡展
-
11月30日立即试用>> 【有奖试用】爱德克IDEC-九大王牌安全产品
-
12月19日立即报名>> 【线下会议】OFweek 2024(第九届)物联网产业大会
-
即日-12.26火热报名中>> OFweek2024中国智造CIO在线峰会
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论