DC－DC降压电路输入和输出是否需要压差呢？
在LDO应用中，会有一个输入输出压差范围的概念，如AMS1117，压差Dropout Voltage的典型值为1．1V，即：输入至少比输出高1．1V的压降才能支持所需要的输出。
在之前写过的一篇文章《LDO与DC－DC 的入门理解》中，我们可以了解到LDO是靠内部电路分压达到降压输出，而DC－DC则是通过“断续的供给”达到降压输出。那么，DC－DC降压电路输入和输出是否需要压差呢？思考一个场景：某款Buck芯片自身工作电压范围为2．7－5．5V，现需要该芯片输出3．3V／2A。当正常输入5V时，该芯片可满载输出3．3V，当输入电压只有3．5V时，该芯片是否还能正常输出3．3V／2A呢？
该问题本质其实是DC－DC降压电路中，在输入输出规格内，芯片占空比是否受限、导通损耗的问题。理论上，但芯片的开关周期达到100％时，DC－DC其实是一个“直通”状态，即输出电压等于输入电压，当然，真实的应用中，芯片的占空比不会达到完整的100％，而且由于芯片里集成或外置的MOSFET的导通内阻以及输出电感上Rdc，实际输出电压与输入电压之间会有一个压差。
以JW5092为例，输入4．7V时，可输出3．3V／2A，但当输入为4．0V的时候，是否还能满载输出？
首先，根据能量守恒，我们可知（Vin－Vout）＊ton＝Vout＊toff，由此
Vout ＝ Vin ＊ D，D为开关周期中，“开”的占空比。
考虑，MOS管导通内阻Rds、电感内阻RL，可得：
Vout ＝ Vin ＊ D－ Iout x （Rds（ON） ＋ RL）
查看规格书——
当Vin ＝ 4V时，若输出2A，暂时忽略电感选型上的内阻差异，则：
由此可知，此时该当输入为4．0V的时候，JW5092无法满载输出3．3V／2A
所以DC－DC降压电路中，实际输出电压要等于输入电压减去Buck芯片里集成或外置的MOSFET的Rds（on）以及输出电感的Rdc上产生的压降，包括由于占空比受限导致的无法满载输出。带载越重，输出电压越低。当你的输入输出压差范围很小，但仍然需要满载输出时，请考虑号称可达100％占空比的芯片！
分享
图片新闻
最新活动更多
-
11月28日立即报名>>> 2024工程师系列—工业电子技术在线会议
-
11月29日立即预约>> 【上海线下】设计，易如反掌—Creo 11发布巡展
-
11月30日立即试用>> 【有奖试用】爱德克IDEC-九大王牌安全产品
-
即日-12.5立即观看>> 松下新能源中国布局：锂一次电池新品介绍
-
12月19日立即报名>> 【线下会议】OFweek 2024（第九届）物联网产业大会
-
即日-12.26火热报名中>> OFweek2024中国智造CIO在线峰会
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论