侵权投诉
订阅
纠错
加入自媒体

1460亿个晶体管!AMD带来史上最大芯片:13芯片合一!

1月8日,CES 2023展会上,AMD披露了面向下一代数据中心的APU加速卡产品Instinct MI300。

这颗芯片将CPUGPU内存全部封装为一体!大幅缩短了DDR内存行程和CPU-GPU PCIe行程,从而大幅提高了其性能和效率。

包含1460亿晶体管,13芯片集于一身

值得注意的是,这款加速卡采用近日被热议的Chiplet设计,拥有13个小芯片,基于3D堆叠,包括24个Zen4 CPU内核,同时融合了CDNA 3和8个HBM3显存堆栈,集成了5nm和6nm IP,总共包含128GB HBM3显存和1460亿晶体管,将于2023年下半年上市。

从苏姿丰女士手举Instinct MI300的照片中我们也可以看到,它的大小已经超越半个人手,看起来相当夸张。

AMD表示,它拥有9个基于3D堆叠的5nm小芯片(按照此前规律应该有3个是CPU、6个是GPU),还有4个基于6nm的小芯片,周围一圈是封装的HBM显存芯片,总共拥有1460亿个晶体管部分。AMD表示,这款加速卡的AI性能比上一代(MI250X)要高得多。

目前AMD公布的信息不算多,据了解,量产版芯片将于2023年下半年推出,届时可能还会有NVIDIA Grace和Hopper GPU等竞品,不过应该会比英特尔的Falcon Shores更早一些。

值得一提的是,在AMD Instinct MI300出现之前,英特尔的Ponte Vecchio曾以1000亿晶体管数量成为世界最大芯片。

从MI300样品来看,这9颗小芯片采用有源设计,不仅可以在I / O瓦片之间实现通信,还可以实现与HBM3堆栈接口的内存控制器之间的通信,从而带来令人难以置信的数据吞吐量,同时还允许CPU和GPU同时处理内存中的相同数据(零拷贝),从而节省功耗、提高性能并简化流程。

AMD表示,Instinct MI300可带来MI250加速卡8倍的AI性能和5倍的每瓦性能提升(基于稀疏性FP8基准测试),它可以将ChatGPT和DALL-E等超大型AI模型的训练时间从几个月减少到几周,从而节省数百万美元的电费。

值得一提的是,Instinct MI300将应用于美国即将推出的新一代200亿亿次的El Capitan超算,这也代表El Capitan在 2023 年完成部署时将成为世界上最快的超级计算机

英特尔先行:万亿晶体管如何实现?

尽管千亿级别的晶体管数量已经足够引人瞩目,但更高端的万亿级晶体管的概念已然走在了路上。

就在前不久举办的“2022科技风云榜”线上年度盛典上,英特尔研究院副总裁、英特尔中国研究院院长宋继强在《新算力时代,实现万亿晶体管》主题演讲中指出,英特尔有信心在2030年实现在单个设备上达到1万亿的晶体管的目标。

搭载如此高数量晶体管的芯片的出现,主要是因为:全球数据量正呈指数级增长,预计2020年往后十年数据量将呈指数级上升,未来会达到10的30次方。此外,数据的形态也正呈现出多样化趋势,现在大部分的数据还是通过人工、程序化等方式去定义并处理数据,而在未来,非常多的数据是通过传感器的感知进入到数字世界,必须要通过AI等技术去进行处理,并实时反馈到物理世界中去。

而英特尔发现,未来的数据量和质的变化一定需要新的算力去支持,而不是现在的方法就可以完全支撑的。因此,英特尔对未来算力的支持有很高的预期,并且推测到2030年,单一个设备中将具备1万亿个晶体管。

“现在一个设备中有1千亿个晶体管,到2030年有1万亿个晶体管,在未来7-8年是10倍的增长,这样的增长速率仍然是符合摩尔定律的。而且通过英特尔很多部门的产品性能分析可以看到,基本上也是维持这样的一个增长速率。”宋继强表示。

更高数量晶体管的芯片改如何实现呢?据宋继强介绍,在未来,通过采用RibbonFET环绕栅极晶体管技术、PowerVia背部供电技术等制程工艺,同时引入High-NA EUV光刻机并且叠加2.5D、3D封装技术,都将有助于实现更高的设备晶体管集成度。

随着半导体制程工艺逐渐接近1纳米,甚至说推进到埃米级,继续靠晶体管萎缩来达到更高的集成度会越来越困难,成本也越来越高。为了进一步达到在单设备里增加晶体管密度的目的,通过先进封装技术让多个制成工艺节点的芯片集成在一起,让更大的裸片复合成为可能。

据宋继强介绍,在最近的IEDM国际学术大会上面,英特尔发布了8个关于前沿组件技术方面的研究,这些技术能够帮助英特尔持续推动摩尔定律不断前进。

其中,英特尔发布的3D封装技术,通过Hybrid Bonding实现芯力的无缝集成,把现在的单芯片级别芯片互连之间的间距从10微米继续缩小到3微米级别,是的互联密度提升了10倍。

此外,通过使用新的超薄2D材料,英特尔还可以在未来的晶体管中去替代硅作为通道材料,进一步抵抗短沟道效应,提高晶体管的效率和降低功耗。通过布局新的存储器件技术研究,能够去达到更高的存储密度,降低存储时延,从而使未来在嵌入式存储器里面达到更高的密度。有了这些新的技术制造出来的半导体材料,英特尔就有了更多的在架构上去创新的机会。

“总之,在未来的芯片半导体这个领域需要非常多的各种各样的技术,在开放的领域去探讨和共进,我们相信在这个领域,创新是永不止步的,我们非常有信心在2030年实现在单个设备上达到1万亿的晶体管的目标。”宋继强表示。

小结

众所周知,戈登·摩尔曾提出摩尔定律,其核心内容为:集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。换言之,处理器的性能大约每两年翻一倍,同时价格下降为之前的一半。

虽然近年来对于“摩尔定律”可行性的争论在半导体业界时有发生,但如果真的想要在2030年在单个芯片上集成超过万亿级的晶体管,这不是给英特尔一家设的愿景。而是像摩尔定律一样,是给产业设一个旗帜,需要更多半导体生态伙伴协同来促成这一目标。

声明: 本网站所刊载信息,不代表OFweek观点。刊用本站稿件,务经书面授权。未经授权禁止转载、摘编、复制、翻译及建立镜像,违者将依法追究法律责任。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

电子工程 猎头职位 更多
扫码关注公众号
OFweek电子工程网
获取更多精彩内容
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号