合见工软与开源芯片研究院深化战略技术合作，赋能“香山”高性能开源RISC-V处理器大型系统构建

2024-08-21 11:35

2024年8月21日——上海合见工业软件集团有限公司（简称“合见工软”）与北京开源芯片研究院（简称“开芯院”）就“香山”高性能开源RISC-V处理器项目深化战略技术合作，应用合见工软商用级全场景验证硬件系统UniVista Unified Verification Hardware System（简称“UVHS”）, 提升“香山”高性能开源RISC-V处理器的开发和验证效率，推动创新并加快下一代产品技术的上市时间。

“香山”高性能开源RISC-V处理器由北京开源芯片研究院开发，迅速成为RISC-V生态社区的创新引领者。香山项目旨在推动中国高性能开源处理器的发展，借助RISC-V指令集架构（ISA），香山已开发了三代处理器，并在RISC-V社区内获得了广泛认可和尊重。其创新设计和高性能表现使其成为高性能RISC-V实现的参考设计，在多个国际顶级峰会上获得多项荣誉。

合见工软与开芯院紧密合作，在第二代“南湖”及第三代”昆明湖”处理器开发和软件生态系统优化中，成功应用了合见工软的全场景验证硬件系统UVHS，显著提升了开发效率。

自动分割技术和时钟转换技术简化平台移植成本：“香山”处理器的灵活扩展性需要将大的多核设计能够分割到多片FPGA上。UVHS的自动分割技术将整个过程完全自动化，同时其强大的时钟转换引擎可自动处理设计内多路异步时钟，大幅简化了工程师的手动工作，更容易将ASIC风格的RISC-V RTL代码快速迁移到FPGA平台，“香山”的双核RTL代码导入时仅用不到一周时间即实现了UVHS上的Linux OS启动。
高运行性能显著缩短软件运行时间：基于Xilinx新型FPGA平台，UVHS系统全局时序驱动的智能自动分割技术可以将运行性能推至更高，从而得以以更高的效率来优化软件开发的项目周期?。
丰富的调试手段：UVHS系统支持UHD无限深度波形调试、触发、异步寄存器读回等功能，类似仿真方式的波形调试功能，显著提高了调试效率和问题定位能力?。DDR及SRAM后门访问也较大程度增加用户调试的便利性。

同时，UVHS大系统级联最多可以级联上百亿逻辑门的规模。目前已经在多家商用客户处成功部署，实现了最大160片VU19P FPGA的级联，满足HPC超大系统规模验证的需求，对香山未来的RISC-V大型系统扩展可提供可靠的技术支撑。

另一方面，UVHS配备了丰富的高速接口和存储模型方案，支持PCIe Gen5、MIPI CSI2/DSI2、Ethernet 1G-800G等多种速率适配器方案，以及DDR5、DDR4、LPDDR5、LPDDR4、HBM3等存储模型，能帮助RISC-V生态的用户快速搭建完整的验证场景。

合见工软公司副总裁吴晓忠表示：“香山处理器在推动RISC-V生态系统发展方面做出了重要的创新贡献。我们非常自豪能通过UVHS硬件加速平台支持开芯院，帮助他们加速项目开发并提升设计稳定性。UVHS是一款创新的高性能、大容量全场景验证硬件加速平台，专为应对当今复杂多样的SoC软硬件验证任务而设计。基于我们在多家客户大芯片项目中的成功部署经验，我们期待继续助力香山处理器在大系统设计开发上更加高效地实现项目收敛，同时与香山共同为RISC-V生态系统贡献生产力工具。”

未来方向和创新

合见工软与开芯院“香山”项目的合作标志着RISC-V生态系统中的一个重要里程碑。通过结合“香山”创新处理器设计与合见工软的先进验证技术，可以加速高性能开源RISC-V处理器的开发。同时，合见工软与开芯院的合作也将进一步推动RISC-V生态系统中的创新：

多核大型处理器验证

随着RISC-V处理器的多核规模和复杂性的增加，多个核心之间的交互和一致性问题变得更加复杂，包括内存一致性和缓存一致性等问题。验证工具和方法需要能够同步执行多个核心的操作，并对比预期结果，以确保多核系统在各种情况下的正确性和性能。合见工软将进一步与开芯院在此方面保持深入技术合作。

CPU调试工具

随着“香山”推动RISC-V性能的极限，设计验证的复杂性呈指数级增长。确保高级功能（如乱序执行、推测执行和复杂缓存层次结构）的正确性需要复杂的验证方法和工具。通用便捷的处理器调试工具，可以对从单核到多核系统的所有阶段进行全面的分析、优化和验证，也可以推动整个生态的技术与效率革新。依靠其它CPU生态领域开发的经验，合见工软会在RISC-V领域与开芯院探索开发新的工具。

性能测试及优化

为了实现行业竞争力的性能水平，必须不断优化处理器的微架构、总线架构和存储性能。整个过程需要在各种工作负载和使用场景下进行广泛的测试和验证，以确保处理器系统在不同条件下都能稳定高效运行。合见工软所提供的硬件平台验证解决方案，可以覆盖常见应用场景的测试和验证，同时应对极端和非预期的操作条件，以确保处理器的鲁棒性和可靠性。