PCB设计：“电源加磁珠”（下）

2021-01-18 17:14

图3

所以，我们可以得出简单的结论：

典型的8层以上单板，或者6层板采用3个电源地平面，电源地相对紧耦合的设计，这时候板上的滤波电容呈现“全局特性”，也就是说电容的位置不是很“重要”，电容在全局起作用。双面板四层板，以及6层板电源地距离比较远，相对松耦合的时候，板上的滤波电容倾向于“局部特性”，电容的位置比较重要，最好能靠近芯片管脚放置。

当电源供电网络不使用电源地平面来设计的时候，电容更倾向于“局部特性”。如PLL电源的电容，如DDR3设计中Vref电源的电容，都希望严格把相应的电容靠近芯片的管脚，甚至最好能做到设计时指定电源必须从滤波电容进入芯片管脚。

同样的，对于常规数字电源，如3．3V，2．5V等IO电源，如果我们对每一个芯片都使用磁珠隔离之后单独供电，那么电容就失去了“全局”作用。最直接的一个负面作用就是导致设计需要增加更多的滤波电容。或者某个芯片的电容数量与种类不够，导致电源轨道噪声变大。

就算是电容的数量不是问题，电源噪声可控，“滥用”磁珠还会造成其他设计问题。图4中的方案三是现在非常流行的12层板层叠设计。大家选择这样的层叠最主要的原因就是电源的分割太破碎，这样的电源层如果作为参考平面的话，会比较难避免“跨分割”问题（单面跨电源分割问题，我们会另外有专题讨论）。方案三的层叠避免了电源分割多的问题，却带来更加恶劣的层间串扰等其他问题。

电源种类多是设计的现状，“滥用”磁珠会“雪上加霜”的让电源种类更多。加大电源地平面设计的难度。而增加的磁珠，其实并没有给电源噪声带来好处。