EUV吞吐量/掩膜/成本/光罩/产能/工艺步骤深度分析，台积电、格罗方德、英特尔都已准备好？

2018-01-23 09:55

剂量和吞吐能力

从图2可以看出，剂量增加会降低吞吐能力。基于我和多位使用EUV工具的光刻工程师的讨论，目前的7nm工艺预计会使用30mJ/cm2的剂量。到5nm时，除非光刻胶技术出现明显的提升，否则它的剂量会大幅上升到70mJ/cm2。为了保证合理的吞吐能力，需要把5nm的剂量降低到50mJ/cm2以下，为了实现6nm/5nm的量产计划，还有12到18个月的时间解决光刻胶问题。

晶圆产量预测

在预期中的7、7c、7+（和英特尔的10+）工艺爬产之后，我开发了一个图3所示的晶圆产量预测（以千片晶圆/年为单位）。

图3 晶圆产能预测

这个表给出的只是逻辑器件的预测，在逻辑器件之后，预计DRAM将会在2020年和2021年用上EUV光刻技术。图标中包含了全球用于逻辑器件的300mm晶圆产能，以及EUV的占比。2019、2020以及2021年EUV的占比分别为2.75%、5.40%和8.52%。图中逻辑器件晶圆产能数据来自于IC Knowleddge-300mm Watch数据库-2017-第六版。

图中还给出了EUV层数数据。我将各个工艺需要的EUV层数和当年上线的EUV工具进行了对比，经过对吞吐能力的保守预测之后，我发现它们将消耗掉大部分可用产能，只有一少部分能够用在DRAM的生产上。我将这些层数预测值拿给ASML看，和ASML的预期基本一致。

掩膜

图4显示了7nm、7c、7+和5nm预计的掩膜数量和计算得出的周期时间。从这张图可以看出，采用光学光刻技术的5nm晶圆的生产周期时间大约需要6个月，而使用EUV光刻技术的话，周期时间不到4个月。

图4 不同工艺节点的掩膜数量和周期时间

成本

在图5中，我比较了7c和7nm工艺的晶圆成本、资本支出、洁净室面积和周期时间的预测值。目前7nm的EUV掩模成本大约是ArFi掩模成本的6倍，虽然成本会随着产量的增加而下降，但是我认为它的下降幅度有限。7nm需要83个光学掩模，而7c工艺则需要68个光学掩模和5个EUV掩模。假设使用250瓦的光源，正常运行时间为90%，不使用保护膜，光刻胶剂量选择为30mJ/cm2。吞吐量按图2数据，计算方法选择IC Knowledge – 战略成本模型 – 2017 – 第五版，计算结果如图5所示。

图5 7nm工艺相关EUV成本和性能

通过图5可以看出，两种工艺的成本差不多，但是7c工艺的洁净室尺寸更低，周期时间更多。当然，EPE和电气分布参数也会更好，但是图中没有显示出来。