FPGA开发:时序分析中的基本概念和术语
时钟到达时间:
时钟从capture边沿到达锁存寄存器时钟输入端所消耗的时间为时钟到达时间。
数据需求时间-set up:
数据需求时间(Data Required Time):在时钟锁存的建立时间和保持时间之间数据必须稳定,从源时钟起点达到这种稳定状态需要的时间即为数据需求时间。
建立时间set up:数据被寄存器捕获所需的最短时间。
保持时间hold:数据被寄存器捕获后保持稳定状态所需的最短时间。
建立时间裕量set up slack:当数据需求时间大于数据到达时间时,就说时间有余量,Slack是表示设计是否满足时序的一个称谓。
保持时间裕量hold slack:为保证满足保持时间要求,富余的时间长度。
将建立时间裕量和保持时间裕量,放在一张图中:
建立时间裕量和保持时间裕量计算公式:
当我们在综合实现后,需要检查时序报告,对裕量的要求需为正值。若为负值,则无法满足建立于保持时间要求,引起系统不稳定甚至不能正常工作。
裕量为负,表明不满足建立时间和保持时间的需求,需进行优化和进一步约束。
若建立时间裕量set up slack不满足要求,可采用的方法有:优化时序,缩短组合逻辑延时,插入寄存器,流水线处理。
若保持时间裕量 hold slack不满足要求,可采用的方法有:增大时钟周期,降低时钟频率,但会降低电路运行速率。
根据计算公式,建立时间裕量和保持时间裕量是一对矛盾关系,顾此失彼,找到一个相对平衡点满足要求即可。
系统运行的时钟频率计算公式:
首先计算Ts,计算公式如下,从而得到fs=1/Ts
总结:
关于时序分析中的基本概念就介绍到这里,更多关于时序分析和约束的内容,参看下列文献。
参考文献
[1].斯里达尔.甘加达兰《综合与时序分析的设计约束》.
[2].Xilinx,Ally Zhou.《Vivado使用误区与进阶》.
[3]Xilinx,UG903-Using Constraints.
[4]Xilinx,UG906-设计分析与收敛技巧.
图片新闻
最新活动更多
-
5月10日立即下载>> 【是德科技】精选《汽车 SerDes 发射机测试》白皮书
-
5月16日火热报名>>> OFweek锂电/半导体行业数字化转型在线研讨会
-
5月22日立即报名>>> OFweek 2024新周期显示技术趋势研讨会
-
5月28日立即观看>> 【在线研讨会】Ansys镜头点胶可靠性技术及方案
-
5月31日立即报名>> 【线下论坛】新唐科技2024未来创新峰会
-
6月18日立即报名>> 【线下会议】OFweek 2024(第九届)物联网产业大会
- 1 拆机实锤!华为Pura70使用新芯片,推测为7nm,性能如何?
- 2 华为P70系列即将强势来袭,能否再次复制华为Mate60系列的辉煌?
- 3 中国芯片基地诞生:一年产量1055亿颗,占全国30%,三省共占67%
- 4 华为麒麟9010、苹果A17、高通8Gen3对比,差距有多大?
- 5 避免内卷?中国大陆4大芯片代工厂,产能、营收、优势介绍
- 6 形势严峻!暴增256%,中国还在疯狂进口ASML光刻机
- 7 过去14个月,山东从荷兰进口了12台光刻机
- 8 华为Pura70又打脸了?美国商务部长:华为芯片没那么先进
- 9 MTK和Intel联手,投资RISC-V芯片新贵谋发展?
- 10 华为Pura70证明:我们7nm已没问题,接下来是5nm、3nm
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论