知情郎·专利情报｜

牛公司·新专利·前沿技术

本期，专利情报栏目将解读华为的堆叠封装技术。

华为最近又上了热搜头条，这次是因为芯片堆叠技术专利公布。

近期，华为公布了3个芯片堆叠封装专利，向外界证明自己在手机市场仍有翻盘的希望！

市场热议纷纷，看来华为不甘手机业务这般寂寞下去，还想东山再起。

人家在没有台积电先进制程工艺芯片的支持下，要曲线救国，靠芯片堆叠技术，提升性能应对市场竞争。

这也符合之前在华为业绩发布会上的高层表态。

当时的轮值董事长郭平说，华为要采用面积换性能，用堆叠换性能的方式，来解决芯片问题，使不那么先进的芯片，也能够具有竞争力。

郭平认为，创新的芯片封装和小芯片互连技术，尤其是3D堆叠，成为华为提升其芯片性能，提升竞争力的一种方式。因此，该公司投资于专有的封装和互连方法（例如其获得专利的方法）是非常有意义的。

众所周知，在美国制裁下，华为手机业务尤其是中高端市场一落千丈，若再没有破局的抓手，就真的销声匿迹了。

这次，人家把宝押注在堆叠封装技术上。

01芯片堆叠封装是什么技术？

技术论坛已经疯传这个词汇了。

当然，这不是新技术，行业老生常谈的玩意儿。

技术大牛在论坛做过解释，行内公司其实都有用堆叠封装技术，发展多年，各自侧重点不同。

堆叠技术也可以叫做3D堆叠技术，是利用堆叠技术或通过互连和其他微加工技术在芯片或结构的Z轴方向上形成三维集成，信号连接以及晶圆级，芯片级和硅盖封装具有不同的功能，针对包装和可靠性技术的三维堆叠处理技术。

该技术用于微系统集成，是在片上系统（SOC）和多芯片模块（MCM）之后开发的先进的系统级封装制造技术。

在传统的SiP封装系统中，任何芯片堆栈都可以称为3D，因为在Z轴上功能和信号都有扩展，无论堆栈位于IC内部还是外部。

所有主要芯片开发商和制造商现在都拥有自己专有的芯片封装和互连方法。

目前，3D芯片技术的类别包括：基于芯片堆叠的3D技术，基于有源TSV的3D技术，基于无源TSV的3D技术，以及基于芯片制造的3D技术。

说的直白点，先进制程工艺进步需要大量时间，换个思路，让堆叠老版本芯片的套路让整体性能1＋1＞2，也可以接受。

通俗点讲，三个臭皮匠顶个诸葛亮，摩尔定律不管用，那就靠数量堆叠加凑活过日子。

02华为跟风苹果？

很多人猜测，或许华为下重注的原因是先行者苹果如此操作。

前段时间苹果举行线上发布会时推出了号称“史上最强”的 Apple M1 ultra，就是一种采用堆叠思路设计的芯片。

硬件发烧友将官方公开的工艺流程都上传到论坛网站，大家可以自行看苹果芯片设计思路。

M1 ultra 将两枚 M1 Max 中隐藏的芯片间互连模块（die－to－die connector）通过技术手段整合在一起，苹果将其称之为“Ultra Fusion”架构，拥有 1 万多个信号点，互连带宽高达 2．5TB／s，而且延迟、功耗都非常低。

通过这种方式组合而成的 M1 Ultra，规格基本上是 M1 Max 的翻倍。

同样是采用了 5nm 制造工艺，但 M1 Ultra 的晶体管数量却高达 1140 亿个，统一内存最高达到 128GB，总带宽 800GB／s。

苹果搞这思路也是处于工艺压力问题，毕竟不可能天天都有制程工艺大跃进，但产品迭代性能优化不能停，否则如何做饥饿营销给用户营造产品日新月异有新鲜感。

所以只能从其他地方动脑筋。在芯片工艺制程发展之初，先进制程不仅能带来更强劲的性能，让芯片变得更小，同时也能让晶体管成本下降。

但从28nm以后，这个趋势被打破了，这也是为何许多对性能与功耗要求不高的芯片仍然采用28nm制程，因为这样具有最佳性价比。

那么不想增加成本用更先进的制程，又想拥有更强的性能，有没有方法实现呢？

就是采用芯片堆叠技术。比如英国的AI芯片公司Graphcore发布了一款IPU产品Bow，采用台积电7nm工艺生产，经过台积电研发的3D WoW硅晶圆堆叠技术封装后，性能提升了40％，功耗降低16％。

台积电的这项3D WoW硅晶圆堆叠技术，自2018年被提出，可以认为是类似于3D NAND闪存多层堆叠一样，将两层Die以镜像方式垂直堆叠起来，以更先进的封装技术提升芯片性能。

有了芯片堆叠技术，能够让厂商以成熟工艺来获得更高的性能，同时还能降低成本，毕竟成熟工艺良率更高，产能更大。

03华为三项堆叠封装专利

简单说下华为最近的3项相关专利。

在德高行全球专利数据库中 ，以华为、堆叠封装为关键词检索，得出华为旗下拥有相关专利：中国专利30件，包括发明公开19件、发明授权8件、实用新型3件，PCT专利24件。

从技术布局看，最早关于华为芯片堆叠技术的专利公开日在2012年，该专利为“芯片堆叠封装结构”（申请公布号：CN102693968A），主要设计芯片封装技术领域，实现芯片的高密度堆叠，提高芯片堆叠封装结构的散热效率。

知情郎翻阅了下这十余年来华为关于芯片堆叠技术的公开专利，紧扣芯片堆叠技术主题的专利不多，就这么几件。

早期华为也不关注芯片堆叠技术，也是近几年芯片断粮，倒逼公司加码相关研发。

比较经典的是4月5日公开的专利（一种芯片堆叠封装及终端设备），设计堆叠思路很简明扼要。

两块裸芯片不完全重叠，只有部分重叠，然后重叠的芯片部分相互连接，不重叠的芯片部分，再相互与走线结构连接，最终连接至一起，封装成一块芯片。

按照华为的说法，这样可以解决因采用硅通孔技术而导致的成本高的问题。

这个专利描述了对性能的提升，但对功耗控制、发热等问题，都没有说。

至于华为要走的技术路线。

电子发烧友论坛有个技术专家有个比较客观的观点：

堆叠技术有上限。

虽然说华为也可以通过类似方法让低制程芯片也焕发出新的生机，从而得到更高的性能表现。

比如7nm通过芯片堆叠技术可以拥有5nm芯片的性能表现，而14nm芯片则需要6颗叠在一起才能在晶体管上比得上一颗5nm芯片。这样一来，不仅是体积大增，同时由于线宽过小，会导致极间漏电流增大，逻辑错误增加，极间电容因为布线增多也会大幅增加，从而导致整体功耗增加数倍。而功耗的增加也导致发热情况非常严重，芯片堆叠多散热如何处理就是问题。

即便这些问题都能够解决，但更关键的问题是，即便通过芯片叠加，使晶体管数量能够比肩高制程芯片，但算力利用率显然不是简单的1＋1＝2，大部分情况下最多只能得到1．3左右，即便是苹果，其性能也是在1．8左右。这项技术想要真正走向成熟，还有不小的路程。

04哪些企业技术储备深厚？

以堆叠封装为关键词检索，国内专利申请排名如下：

不是三星就是台积电，还要老牌封装厂日月光。

意料之中，查阅了三星国内的专利，各种堆叠封装套路，看的知情郎这个外行眼花缭乱。

美国专利申请排名如下：

还是三星、台积电、镁光，区别不大，头部就这些企业来回倒腾。

下面分享下华为最新专利！