安路科技： FPGA中block ram的特殊用法列举

2020-10-28 16:02

在FPGA中block ram是很常见的硬核资源，合理的利用这些硬件资源一定程度上可以优化整个设计，节约资源利用率，充分开发FPGA芯片中的潜在价值，本文根据前人总结的一些用法，结合安路科技FPGA做简单总结，说明基本原理。

用法一：使用双口模式拆分成2个小容量的BRAM

基本原理如下：

· 以1K＊9bit双端口配置模式为例，一个bram9k，可以当作两个512＊9k rom

· 将A端口的地址最高位固定接0，B端口的地址最高位固定接1，则通过A端口只能访问0～511的地址空间，通过B端口只能访问512～1023地址空间，互不冲突，相当于两个小容量的rom

用法二：用作并行数据的多周期延时

· 将bram例化成简单双端口模式，并将写端口固定使能为写，读端口固定使能为读。

· 将ram模式配置成 “读优先模式”，每次在写某个地址之前会先把该地址的数据输出

· 用一个模长为N（N＝4）的计数器，反复向ram中写数据，会得到一个延时为N＋1的输出数据

如下图：

用法三：用作高速大规模计数器

基本原理如下：

· 以9Kbit bram为例，设置成双端口，1k＊9bit模式

· A端口doa［7：0］是低8bit 计数器输出，doa［8］是进位信号，给到B端口的使能

· B端口dob［7：0］是高8bit计数器输出。

· 由于B端口数据有一个周期延时，将A端口数据延时一个周期之后与B端口构成16bit计数器

· 也即一个9Kbit bram可以构造成一个16bit的计数器

· 设计原型是两个8bit的计数器级联构造16bit计数

· rom初始化文件

声明： 本文系OFweek根据授权转载自其它媒体或授权刊载，目的在于信息传递，并不代表本站赞同其观点和对其真实性负责，如有新闻稿件和图片作品的内容、版权以及其它问题的，请联系我们。

共0条评论，0人参与

登录登录即可访问所有OFweek服务

请输入评论内容...

请输入评论/评论长度6~500个字

暂无评论

图片新闻

行业报告